Jump to content
ELFORUM - Forumul Electronistilor
Sign in to follow this  
bbg

PA MOS

Recommended Posts

Cum circula tot felul de scheme mai mult/putin functionale: Inca una ptr amatori...

Share this post


Link to post
Share on other sites

pentru 125w nu cred ca se chinuie nimeni

C'est pour le connaisseur...

Share this post


Link to post
Share on other sites
Guest ipacretzu'

Asta se vrea a fi un fel de Wide-Band-Low-Noise-Ultralinear-Power-Amplifier ?La cum arata schema cred ca s-a muncit o groaza la el.Da si tu niste date: banda; liniaritate; slew-rate; rezerva de faza.....E facuta de tine schema? Sa inteleg ca J-Fet-urile alea in paralel sunt un fel de rezistente comandate? Interesanta solutia folosita la reactie.Cred ca un dezavantaj cat-de-cat mare este prezenta a trei tensiuni de alimentare simetrice. Sa ne spui si cum ''suna''(comparativ cu alte amplificatoare) daca l-ai facut sau macar daca ai de gand sa il faci.

Share this post


Link to post
Share on other sites

imi pare f cunoscuta abordarea , park am mai vazut o schema in genul pe un forum ... nu reusesc sa-mi amintesc acum pe care , oricum schema respectiva era de preamplificator deci nu cred k are relevanta deosebita comentariul dar nu e o noutate cu atatea etaje cascod ar trebui sa aiba o amplificare open loop imensa , care sa poata reduce distorsiunile la o valoare extrem de mica , stabilitatea acestei configuratii .... ar trebui sa fie buna avand in vedere k e "full diferential" , asta e parerea mea , astept comentariie adevarat k partea de alimentare e cam problematica insa asta se poate rezolva cu vointa si ... buget :smt003 utilizarea J-Fet-urilor e discutabila , s-a demonstrat stiintific k un tranzistor bipolar produce mai putine distorsiuni decat un J-Fet ....foarte interesanta ideea de a utiliza 2 grupuri Boucherot pe iesire , operationalul realizeaza stabilirea offsetului la un minim si ideea e asemanatoare cu cea folosita de firma Quad in amplificatoarele seria 306/606/707 si anume un integrator al semnalului de iesire cu o constanta de timp mare

Share this post


Link to post
Share on other sites

Frumoasa abordare.Se poate spune ca este o abordate pe JFET-uri a OPTI -MOS-ului de la SEAL ELECTRONICS. :yawinkle: Etajul de intrare si si cel VAS sunt cascoda. Distorsiunile vor fi foarte mici, dinamica excelenta. S-ar putea sa apare ceva probleme de stabilitate, dar asta-i discutabil.Frumoasa si interesanta schema ! tibi

Share this post


Link to post
Share on other sites
imi pare f cunoscuta abordarea , park am mai vazut o schema in genul pe un forum ... nu reusesc sa-mi amintesc acum pe care , oricum schema respectiva era de preamplificator deci nu cred k are relevanta deosebita comentariul dar nu e o noutate

Intre timp e folosita si la finale... (*) N-a afirmat nimeni ca e o noutate. Variantele de baza ale topologiei (etajelor) amplificatoarelor sunt cunoscute de zeci de ani - o buna parte chiar din vremea tuburilor.

In ziua de azi nu apare nimic revolutionar (topologic vorbind) doar modificari de detaliu - datorate unui proces de rafinare laborios.

cu atatea etaje cascod ar trebui sa aiba o amplificare open loop imensa , care sa poata reduce distorsiunile la o valoare extrem de mica , stabilitatea acestei configuratii .... ar trebui sa fie buna avand in vedere k e "full diferential" , asta e parerea mea , astept comentarii

Amplificarea globala open loop e redusa voit prin introducerea de reactie negativa locala, rezultand o mai buna liniaritate si o banda de frecventa mai mare (open loop).

e adevarat k partea de alimentare e cam problematica insa asta se poate rezolva cu vointa si ... buget :smt003

In general, e greu de realizat un amplificator cu o singura tensiune de alimentare diferentiala. S-ar putea micsora excursia necesara a driver-ului prin implementarea unui castig in tensiune in final, dar cu costul maririi distorsiunilor si cresterii instabilitatii.

utilizarea J-Fet-urilor e discutabila , s-a demonstrat stiintific k un tranzistor bipolar produce mai putine distorsiuni decat un J-Fet ....

FET-urile au nevoie de o degenerare mai mica decat bipolarele la o aceeasi amplitudine a semnalului diferential. In plus prezinta avantajul unui zgomot mai redus, impedanta de intrare mai mare, etc.

Cam toate operationalele moderne (AD, BB) de inalta performanta au J-FET-uri la intrare...

foarte interesanta ideea de a utiliza 2 grupuri Boucherot pe iesire ,

Poate o sa ramana doar unul, in final...

operationalul realizeaza stabilirea offsetului la un minim si ideea e asemanatoare cu cea folosita de firma Quad in amplificatoarele seria 306/606/707 si anume un integrator al semnalului de iesire cu o constanta de timp mare

Clasicul servo-loop... E folosit practic de toata lumea, care doreste castig de la cc la....

 

* Vielen Dank, Herr Erno Borbely...

Share this post


Link to post
Share on other sites

Asta se vrea a fi un fel de Wide-Band-Low-Noise-Ultralinear-Power-Amplifier ?La cum arata schema cred ca s-a muncit o groaza la el.Da si tu niste date: banda; liniaritate; slew-rate; rezerva de faza.....E facuta de tine schema? Sa inteleg ca J-Fet-urile alea in paralel sunt un fel de rezistente comandate? Interesanta solutia folosita la reactie.Cred ca un dezavantaj cat-de-cat mare este prezenta a trei tensiuni de alimentare simetrice. Sa ne spui si cum ''suna''(comparativ cu alte amplificatoare) daca l-ai facut sau macar daca ai de gand sa il faci.

Deocamdata e doar in Spice (am sapat prin niste back-up-uri de acu' cativa ani si m-am lovit de ea - din pacate am pus "la rece" proiectul intre timp).Schema e mai mult/putin clasica... Ideea cu J-FET-urile in Vas ii apartine lui Herr Borbely, care este un fanatic al (J-)FET-urilor. Singura "nemultumire" ar fi utilzarea MOS-FET-urilor in cascode, unde - personal - mi se par mai utile bipolarele (mai ales ca posibilitatile de alegere a unui MOS adecvat sunt destul de reduse). Fiecare tehnologie are avantajele si dezavantajele ei... MOS-urile sunt sigur mai bune in finali (nu prezinta strapungere secundara, robustete ridicata...).J-FET-urile din Vas lucreaza in apropiere de Idss, unde prezinta liniaritatea maxima, polarizarea e in zona "pentoda" unde functioneaza ca un generator de curent controlat in tensiune. Ca "rezistente controlate" ar trebui polarizate in zona "trioda": Uds -> 0.Intre timp, m-a apucat iar "microbul" si o sa m-apuc de proiectat un cablaj... Schema va suporta modificari minore: rezistente "gate stopper" la MOS-uri (laterale Hitachi in buffer si Toshiba in finali), condensatoare de decuplare pe zener-e/referinte, eventual surse cc cascodate la polarizarea etajului de intrare, cascodele din driver cu finali video Sanyo...

Share this post


Link to post
Share on other sites

Frumoasa abordare.Se poate spune ca este o abordate pe JFET-uri a OPTI -MOS-ului de la SEAL ELECTRONICS. :yawinkle: Etajul de intrare si si cel VAS sunt cascoda. Distorsiunile vor fi foarte mici, dinamica excelenta. S-ar putea sa apare ceva probleme de stabilitate, dar asta-i discutabil.Frumoasa si interesanta schema ! tibi

N-am avut placerea sa cunosc amplificatorul... (schema/link/etc.?)Multzumesc ptr. flori, dar aportul personal e relativ minor...Intre timp am gasit ceva mai interesant (conceptul e chiar revolutionar). Will follow...

Share this post


Link to post
Share on other sites

OPTIMOS in atasament.tibi

Mersi!Seamana, dar nu rasare...Configuratia e clasica, doar etajul diferential e cascodat.VAS e standard (EC), nu-i cascodat si tranzistorii cam nepotriviti (Ic si Cob f. mari - implicit si Cre). Tranzistorii finali sunt legati direct pe colectorul VAS (poate de aici alegerea tranzistorilor din VAS, Cob nemaicontand asa mult, VAS capabila sa debiteze curent mai mare...).Finalii laterali Hitachi au transconductanta directa mica (~1A/V), necesitand o excursie mare a VAS si implicit o cadere minima pe final mare (eficienta mai mica / putere dispata mai mare). Lipsa alimentarii separate a driver-ului isi spune cuvantul...

Share this post


Link to post
Share on other sites

bbg

Etajul VAS - Q13, Q14 respectiv Q14, q15 - este cascoda.

tibi

Putin fortat sa numim cascoda configuratia respectiva, practic al doilea transistor (Q14/15) - prin divizorul rezistiv de la iesire - prezinta o excursie injumatatita pe colectorul primului tranzistor (Q13/16). Solutia se aplica cand tensiunea ar fi prea mare ptr. un singur tranzistor (nu e cazul) sau pentru injumatatirea puterii disipate. Poate ptr "soft-clipping"-ul "advertised"?

Inainte de a ajunge iesirea in apropierea alimentarii, se vor satura cei 2 tranzistoti din pseudo-cascoda, cu efectele secundare corespunzatoare - care nu prea sunt benefice. Tranzistorii finali sunt departe de saturare, ducand la micsorarea puterii obtenabile.

La un etaj cascoda tensiunea CE/DS/AC pe primul BJT/FET/tub _nu_ variaza, de unde rezulta avantajele respectivei configuratii.

Interesanti sunt cei doi tantali de pe intrare. :rolleyes:

tibi

As prefera un ne-electrolitic cu dielectric de buna calitate in calea de semnal...

Share this post


Link to post
Share on other sites

Cum circula tot felul de scheme mai mult/putin functionale: Inca una ptr amatori...

Crezi ca poti sa mai postezi o data schema?Multam :smt006

Share this post


Link to post
Share on other sites

Crezi ca poti sa mai postezi o data schema?Multam :smt006

Dorinta indeplinita...

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.
Note: Your post will require moderator approval before it will be visible.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this  

×
×
  • Create New...

Important Information

We have placed cookies on your device to help make this website better. You can adjust your cookie settings, otherwise we'll assume you're okay to continue.